2025/12/08 更新
【関西】LSIデジタル・アナログ設計(リーダー候補)
CMOSイメージセンサや高速インターフェース回路などの半導体(デジタル/アナログLSI)の開発におけるフロントエンド、ミドルエンド、バックエンドの設計及びテスト・評価業務をお任せ。 経験や適性次第で、アナログ回路・レイアウト設計やデジタルフロントエンド設計等のリーダー・ブリッジエンジニアリーダーポジションでの活躍も可能です! 【具体的には】 ... もっと見る
株式会社 シーディア
設立年月日 2004年05月
従業員数 192人
平均年齢-歳
- 職種
- エンジニア・技術職(電気/電子/機械/半導体)
- >
- アナログ/デジタル半導体・システム・回路設計
- 業界
- サービス系
- >
- 人材サービス(紹介/派遣/教育/研修)
- クライアントワーク
- 学歴不問
- 服装自由
- 採用枠5名以上
- 多国籍な職場
- カジュアル面談歓迎
- グローバルに活動
- 残業少なめ
条件に合ったシーディアの他の求人(12件)
- もっと見る
- 【東京】半導体(LSI)デジタル・アナログ設計/評価エンジニア◆第二新卒・ミドルシニア・ブランク歓迎◆完全週休二日制◆
- 【東京】電気電子エンジニア(回路設計・検証/評価/解析)/年間休日120日以上!
- 【東京】FPGA設計エンジニア(デジタル)〜世界トップクラスの先端技術開発〜
- 【神奈川】半導体(LSI)デジタル・アナログ設計/評価エンジニア◆第二新卒・ミドルシニア・ブランク歓迎◆完全週休二日制◆
- 【神奈川】FPGA設計エンジニア(デジタル)〜世界トップクラスの先端技術開発〜
- 【埼玉】FPGA設計エンジニア(デジタル)〜世界トップクラスの先端技術開発〜
- 【埼玉】半導体(LSI)デジタル・アナログ設計/評価エンジニア◆第二新卒・ミドルシニア・ブランク歓迎◆完全週休二日制◆
2024/06/20 更新
【開発専任!】 半導体設計/定着率97%/年間休日124日/平均残業10~20H程
半導体開発における一連の工程の中から、ご経験のある分野での開発をお任せいたします。 【例】 ■ LSI論理回路設計業務,デジタル回路の論理設計/検証 ≪言語≫VerilogHDL,VHDL≪使用ツール≫VCS,NC-Verilog,Verdi等 ■ レイアウト設計業務/P&R,DFT設計,マスク検証等 ≪使用ツール≫IC Comp... もっと見る
株式会社 D-design
設立年月日 2008年11月
従業員数 120人
平均年齢42.0歳
- 職種
- エンジニア・技術職(電気/電子/機械/半導体)
- >
- アナログ/デジタル半導体・システム・回路設計
- 業界
- IT/Web・通信・インターネット系
- >
- システムインテグレータ・ソフトハウス
- 採用枠5名以上
条件に合ったD-designの他の求人(19件)
- もっと見る
- 【開発専任!】 半導体設計/定着率97%/年間休日124日/平均残業10~20H程
- 【開発専任!】 半導体設計/定着率97%/年間休日124日/平均残業10~20H程
- 【開発専任!】 半導体設計/定着率97%/年間休日124日/平均残業10~20H程
- 【開発専任!】 半導体設計/定着率97%/年間休日124日/平均残業10~20H程
- 【開発専任!】 半導体設計/定着率97%/年間休日124日/平均残業10~20H程
- 【理系学科卒・20代向け】 充実研修で未経験から半導体設計エンジニアへ / 残業月10H
- 【理系学科卒・20代向け】 充実研修で未経験から半導体設計エンジニアへ / 残業月10H
- 【理系学科卒・20代向け】 充実研修で未経験から半導体設計エンジニアへ / 残業月10H
- 【理系学科卒・20代向け】 充実研修で未経験から半導体設計エンジニアへ / 残業月10H
- 【理系学科卒・20代向け】 充実研修で未経験から半導体設計エンジニアへ / 残業月10H
- 【理系学科卒・20代向け】 充実研修で未経験から半導体設計エンジニアへ / 残業月10H
- 【理系学科卒・20代向け】 充実研修で未経験から半導体設計エンジニアへ / 残業月10H
- 【理系学科卒・20代向け】 充実研修で未経験から半導体設計エンジニアへ / 残業月10H
- 【理系学科卒・20代向け】 充実研修で未経験から半導体設計エンジニアへ / 残業月10H